首页> 外文OA文献 >A 2.8 GS/s 44.6 mW Time-Interleaved ADC Achieving50.9dBSNDRand3dBEffective Resolution Bandwidth of 1.5 GHz in 65 nm CMOS

【2h】

A 2.8 GS/s 44.6 mW Time-Interleaved ADC Achieving50.9dBSNDRand3dBEffective Resolution Bandwidth of 1.5 GHz in 65 nm CMOS

机译：一个2.8 GS / s 44.6 mW时间交错ADC在65 nm CMOS中达到1.5 GHz的50.9dB SNDR和3dB有效分辨率带宽

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Dušan Stepanović; Borivoje Nikolić; Senior Member;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献

1. A 2.8 GS/s 44.6 mW Time-Interleaved ADC Achieving 50.9 dB SNDR and 3 dB Effective Resolution Bandwidth of 1.5 GHz in 65 nm CMOS [J] . Stepanovic D., Nikolic B. Solid-State Circuits, IEEE Journal of . 2013,第4期

机译：一个2.8 GS / s 44.6 mW时间交错ADC在65 nm CMOS中实现50.9 dB SNDR和1.5 GHz的3 dB有效分辨率带宽
2. A 36-mW 1.5-GS/s 7-Bit Time-Interleaved SAR ADC Using Source Follower Based Track-and-Hold Circuit in 65-nm CMOS [J] . Masanori FURUTA, Ippei AKITA, Junya MATSUNO, IEICE Transactions on fundamentals of electronics, communications & computer sciences . 2013,第7期

机译：在65nm CMOS中使用基于源极跟随器的采样保持电路的36mW 1.5-GS / s 7位时间交错SAR ADC
3. A 480 mW 2.6 GS/s 10b Time-Interleaved ADC With 48.5 dB SNDR up to Nyquist in 65 nm CMOS [J] . Doris K., Janssen E., Nani C., Solid-State Circuits, IEEE Journal of . 2011,第12期

机译：一个480 mW 2.6 GS / s 10b时间交错ADC，在65 nm CMOS中具有高达Nyquist的48.5 dB SNDR
4. A 2.8GS/s 44.6mW time-interleaved ADC achieving 50.9dB SNDR and 3dB effective resolution bandwidth of 1.5GHz in 65nm CMOS [C] . Stepanovic Dusan, Nikolic Borivoje VLSI Circuits (VLSIC), 2012 Symposium on . 2012

机译：一个2.8GS / s 44.6mW时间交错ADC，在65nm CMOS中实现50.9dB SNDR和1.5GHz的3dB有效分辨率带宽
5. Time-Based, Low-Power, Low-Offset 5-Bit 1 Gs/S Flash ADC Design in 65nm CMOS Technology [D] . Nasrollahpour, Mehdi 2017

机译：采用65nm CMOS技术的基于时间的低功耗，低失调5位1 Gs / S闪存ADC设计
6. A 11-GS/s 1.1-GHz Bandwidth Interleaved ΔΣ DAC for 60-GHz Radio in 65-nm CMOS [O] . Bhide, Ameya, Alvandpour, Atila 2015

机译：用于65-nm CMOS的60-GHz无线电的11-GS / s 1.1-GHz带宽交错式ΔΣDAC

A 2.8 GS/s 44.6 mW Time-Interleaved ADC Achieving50.9dBSNDRand3dBEffective Resolution Bandwidth of 1.5 GHz in 65 nm CMOS

著录项

引文网络

相似文献

相关主题

期刊订阅